今回はIntelが発表した「X86S EAS Revison 1.1」の提案を分析する回です。発表された提案の具体的な内容については前回の「Intelが発表したX86S Revision 1.1について(1/2) – 詳細編」を参照いただければと思います。
なお、本メモでは「X86S EXTERNAL ARCHITECTURAL SPECIFICATION」を「X86S EAS」にリビジョン番号を付けた形で表記します。例えば前回のドキュメントについてであれば「X86S EAS 1.0」です。このように「Rev.1.0」に対して言及する場合であっても「X86-S」ではなく「X86S」と表記します。
先日、IntelがX86-64（Intel 64 / AMD 64）を現代に合わせて変更（モダン化）した仕様「X86-S（X86S）」を提案する内容のドキュメントを発表しました。本サイトにおいても以下のメモで取り上げました：
これについて新たにIntelが内容を更新したRevision 1.1を公開しました。初期に公開されたRevision 1.0とは異なる部分が多数あり、より明確にX86Sというものを描き出しています。その内容について、前回と同様に「さかきけい」の理解で日本語化をしてみたものを本メモ「詳細編」として公開したいと思います。前回の提案から追加されたもののもあれば、変更されたもの、あるいは削減されたものもあります。
そして、私の所感については別のメモ「分析編」としてお届けしたいと思います。というわけで、今回は2回の連載となる予定です。なお、「概要編」に相当する部分については今回ほぼ更新されていませんので割愛します。
Intelが公開したX86-Sの提案に関する連載における最終回です。掲載が予定・予想よりだいぶ遅れてしまいました。今回は仕様を要約しての簡単な紹介と疑問点、後方互換性の観点からどういうことが起こるのか、仮想化にあたえる影響、AMDの今後の対応としてあり得るシナリオは何かなどを分析したいと思います。
Intelが公開したX86-Sの提案について取り上げる3本中2本目の本メモでは、Intelが公開したX86-SのPDFドキュメントの内容を「詳細編」として日本語化して掲載します。内容はとても高度で、IA-32とIntel 64を仮想化関連、その後のセキュリティー向けの追加仕様、マルチコア/マルチCPUが起動してから実際にUEFIやOSを起動するまでの動きなどを含めて理解していることが前提となっています。それらに対する変更点と、それによる影響を論じるものとなっています。
Intelがこれまでのほぼ完全な後方互換路線（上位互換路線）から外れて、現代に合わせた命令セット・アーキテクチャーに移行する際の具体的な設計仕様を発表しました。この内容にはある程度のIA-32およびIntel 64の理解をしている人たちに向けた概要を説明するWebページと、深くIntelアーキテクチャーを理解していることを前提とするPDFファイルによる詳細の2つに分かれています。
今回は1本のメモですべての内容について書くのではなく、3本に分けることにしました。というのも、それぞれ必要な知識レベルが異なる情報が2つあることと、それぞれについて私の解釈でコメントをする回に分けたほうが理解が進むと考えていることによります。
1本目である今回は、Intelが該当する詳細なPDFを公開しているWebページに書かれている内容を、さかきけいの理解で日本語にしたものを「概要編」としてお伝えしたいと思います。