後藤弘茂さんの連載「後藤弘茂のWeekly海外ニュース」の本日掲載記事を読みつつちょっと考えてみることにしました：
いつものようにわかりやすく現在の状況とARMが想定する設計、そしてApple Watchなどの来年登場するであろうウェアラブル・デバイスについて話をつなげています。そして以下の記述で締めています：
Bruce氏によれば、ウェアラブルに最適化したチップを搭載したデバイスは来年から登場し始めるという。つまり、スマートウォッチがその真価を発揮し始めるのは、来年になってからだ。来年のApple Watchが専用開発のSoCを載せているとしたら、ウェアラブルに最適化されている可能性が高い。では、具体的にはウェアラブルSoCはどんな姿になるのか。それは次回の記事で説明したい。
というわけで、せっかくなので次回の記事（明日かな？）が出る前に、どんな構成が考えられるのかを個人的に考えてみる＝妄想してみることにします。
記事中において、Cortex-A系とCortex-M系の中間となるSoCであることが示されています。そして、Cortex-M系では現代でデファクト・スタンダードとなっているようなLinuxといったOSが動作せず、Cortex-A系では電力がきついことを説明しつつ、以下のように指摘しています：
従来のスポーツウォッチのようなウェアラブルデバイスに搭載していたようなCortex-MベースのMCUでは、高機能スマートウォッチはカバーできない。性能も足りず、MMUを必要とするリッチOSを走らせることはできないためだ。
そのため、高機能スマートウォッチなどの、より高度なウェアラブル機器をカバーするための新しいチップが必要とされている。シンプルに言えば、組み込みMCUと、スマートフォンSoCの間を埋めるチップが必要だ。そうしたチップは、これまで存在しなかったため、新たに開発する必要がある。これが今の状況だ。
そのようなチップはどのような設計になるのか…。
素直に予想するとCortex-A系を1あるいは2つ程度搭載し、なおかつMCU（マイクロ・コントロール・ユニット）としてCortex-M系を1つ搭載したSoCになるのではないかと予想します。そして、メモリー・コントローラーやその他の対象デバイスに必要なセンサー類やその他の機能を集積することになるのではないでしょうか？
この構成のSoCの中で、通常の動作はすべてCortex-M系で済ませ、ユーザーが操作する場合や複雑な処理が必要なイベントが発生した場合にCortex-M系からCortex-A系を呼び起こして動作を実行することになるでしょう。それ以外の時間帯はCortex-A系をシャットダウンあるいはディープ・スリープにしておくのです。これによって、長時間待機が可能なデバイスを設計することが可能になります。
ということを考えながら、最近そんな構成の話を見たり聞いたり書いたりしているところだなぁ、と思いました。
そう、Intel Edison (Compute) Moduleの構成（Intel Atom – Silvermont × 2 + Intel Quark Core – Lakemont Core × 1）です。とはいえ、これは汎用モジュールとして設計されているため、直接その用途に使えるようなものになっていません。特にサイズと消費電力が問題です。
それだけスマート・ウォッチの要求基準は厳しいということになります。とはいえ、後藤さんの記事から導きだせる構成は、前述のようにメインのCortex-A系＋サブのCortex-M系しかないんじゃないかなぁ、と予想します。専用設計にすればきっといけるんじゃないでしょうか？
答えは次の後藤さんの記事です。それを楽しみに待ちたいと思います。